500万彩票网

500万彩票网  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW500万彩票网 >> 主题列表 >> 锁相环

锁相环 文章

一种基于锁相环的可变量程转速控制系统

  • 在电机转速控制系统中,经常需要对电机的转速信号进行测量和处理,以达到精确控制转速的目的。通常采用旋转编码...
  • 关键字: 转速控制  窄带跟踪滤波  锁相环  

低噪声12 GHz微波小数N分频锁相环设计

基于FPGA的自适应锁相环设计

  • 摘要:利用锁相环进行载波跟踪是获取本地载波的一种重要方法,针对锁相环的噪声性能和跟踪速度不能同时达到最优的限制,在锁相环PLL中引入自适应模块,根据环路所处的环境自适应对PLL环路参数做出调整。设计中利用仿
  • 关键字: FPGA  锁相环    

500万彩票网一种基于FPGA的锁相环位同步提取电路设计

  • 一般的位同步电路大多采用标准逻辑器件按传统数字系统设计方法构成,具有功耗大,可靠性低的缺点。用FPGA设计电路具有很高的灵活性和可靠性,可以提高集成度和设计速度,增强系统的整体性能。本文给出了一种基于fpga的数字锁相环位同步提取电路。
  • 关键字: FPGA  锁相环  电路设计  位同步    

基于AD9898的UHF频率合成器方案

  • 电子产品世界,为电子工程师提供全面的电子产品信息和行业解决方案,是电子工程师的技术中心和交流中心,是电子产品的市场中心,EEPW 20年的品牌历史,是电子工程师的网络家园
  • 关键字: AD9898  UHF波段  频率合成器  锁相环  

航空系统跳频信号源的方案

  • 电子产品世界,为电子工程师提供全面的电子产品信息和行业解决方案,是电子工程师的技术中心和交流中心,是电子产品的市场中心,EEPW 20年的品牌历史,是电子工程师的网络家园
  • 关键字: 跳频通信  信号源  DDS+PLL  锁相环  

仿真设计X-波段频率合成器

  • 电子产品世界,为电子工程师提供全面的电子产品信息和行业解决方案,是电子工程师的技术中心和交流中心,是电子产品的市场中心,EEPW 20年的品牌历史,是电子工程师的网络家园
  • 关键字: 频率合成器  仿真  锁相环  微卫星系统  

采用锁相环的时间调整

  • 图3.24给出了CADILLAC时钟相位调整电路的框图。对于大规模生产测试,可能值得构造这样的电路。对于普通的实验测试,则太麻烦了。电路将总线时钟进行N分频,然后通过一个-频率比较器把它与一个同样经过N分频的本地振荡
  • 关键字: 锁相环  时间调整    

采用PLL(锁相环)IC的频率N(1~10)倍增电路

  • 电路的功能很多电路都要求把频率准确地倍增,使用PLL电路可很容易组成满足这种要求的电路。例如主振频率为1KHZ,若使用倍增器内插10个脉冲,可变成10KHZ的脉冲信号。在VCO中,即使主振频率发生变化,也能获得跟踪主振
  • 关键字: PLL  10  IC的  锁相环    

可实现快速锁定的FPGA片内延时锁相环设计

  • 摘要:延时锁相环(DLL)是一种基于数字电路实现的时钟管理技术。DLL可用以消除时钟偏斜,对输入时钟进行分频、倍频、移相等操作。文中介绍了FPGA芯片内DLL的结构和设计方案,在其基础上提出可实现快速锁定的延时锁相环
  • 关键字: FPGA  延时  锁相环    

采用VHDL设计的全数字锁相环电路设计

  • 摘要:叙述了全数字锁相环的工作原理,提出了应用VHDL 技术设计全数字锁相环的方法,并用复杂可编程逻辑器件CPLD 予以实现,给出了系统主要模块的设计过程和仿真结果。0  引言全数字锁相环(DPLL) 由于避免了模拟锁相环存
  • 关键字: VHDL  全数字  电路设计  锁相环    

MAX9382在锁相环中的应用

  • 该应用笔记讨论了鉴频鉴相器的指标对锁相环(PLL)死区及抖动性能的影响。在使用电荷泵环路滤波的PLL设计中,通过产生具有最小脉宽的鉴相输出脉冲,可以减轻PLL的死区效应和相关的锁相环抖动。 锁相环广泛用于电信行业
  • 关键字: 9382  MAX  锁相环  中的应用    

锁相环相位噪声与环路带宽的关系分析

  • 0 引 言
    电荷泵锁相环是闭环系统,系统各个部分都是一个噪声源,各部分噪声的大小不仅与电路本身有关,而且还与环路带宽等因素有关。因此,设计时必须分析其各频率范围内噪声源影响力的大小,权衡确定环路带宽与
  • 关键字: 锁相环  环路带宽  分析  相位噪声    
共104条 5/7 |‹ « 1 2 3 4 5 6 7 »

锁相环介绍

能使受控振荡器的频率和相位均与输入信号保持确定关系的闭环电子电路。锁相环的基本结构如图1,其中鉴相器用来鉴别输入信号ui与输出信号u0之间的相位差,并输出误差电压ud。ud中的噪声和干扰成分被低通性质的环路滤波器滤除,形成压控振荡器(VCO)的控制电压uC。uC作用于压控振荡器的结果是把它的输出振荡频率f0拉向环路输入信号频率fi,当二者相等时,环路被锁定,称为入锁。维持锁定的直流控制电压由鉴相器 [ 查看详细 ]

热门主题

FPGA    DSP    MCU    示波器    步进电机    Zigbee    LabVIEW    Arduino    RFID    NFC    STM32    Protel    GPS    MSP430    Multisim    滤波器    CAN总线    开关电源    单片机    PCB    USB    ARM    CPLD    连接器    MEMS    CMOS    MIPS    EMC    EDA    ROM    陀螺仪    VHDL    比较器    Verilog    稳压电源    RAM    AVR    传感器    可控硅    IGBT    嵌入式开发    逆变器    Quartus    RS-232    Cyclone    电位器    电机控制    蓝牙    PLC    PWM    汽车电子    转换器    电源管理    信号放大器    树莓派    linux   
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473
北京pk10 亿信彩票手机官网 小米彩票开奖直播网 内蒙古快3计划 北京pk10 小米彩票导航 小米彩票娱乐 幸运时时彩 亿信彩票官方网站 鼎鑫彩票投注